半导体问答网
icbee
icbee - 半导体制程整合工程师
实名认证 专业认证

性别: 上海 - 上海市 注册于 2018-08-25

擅长:制程整合工程师

半导体制程整合工程师

向TA求助
323金币数
628 经验值
2个粉丝
主页被访问 936 次

最近动态

2019-03-02 17:25 发表了文章

2019-03-02 13:40 回答问题

2019-02-25 22:18 发表了文章

2019-02-05 20:44 发表了文章

2019-01-06 20:05 发表了文章

2018-12-28 09:55 发表了文章

2018-11-08 15:58 回答问题

硼磷硅玻璃(boro-phospho-silicate-glass,BPSG):这是一种掺硼的SiO2玻璃。可采用CVD方法(SiH4+O2+PH3+B2H6,400oC~450oC)来制备。BPSG与PSG(磷硅玻璃)一样,在高温下的流动性较好,广泛用作为半导体芯片表面平坦性好的层间绝缘膜。 PSG要求的回流温度很高大约1100℃,高温处理容易引起杂质浓度再扩散和硅片变形,以往PSG增加P的含量可以降低回流温度,但是P的含量增加会影响膜的稳定性和可靠性。因此出现了掺B的BPSG来代替PSG,其中B的作用

2018-11-03 13:00 回答问题

PECVD--等离子体化学气相沉积法  为了使化学反应能在较低的温度下进行,利用了等离子体的活性来促进反应,因而这种CVD称为等离子体增强化学气相沉积(PECVD).  实验机理:  辉光放电等离子体中:电子密度高(109~1012/cm3)  电子气温度比普通气体分子温度高出10-100倍  虽环境温度(100-300℃),但反应气体在辉光放电等离子体中能受激分解,离解和离化,从而大大提高了参与反应物的活性。  因此,这些具有高反应活性的中性物质很容易被吸附到较低温度的基本表面上,发生非平衡的化学反应沉积

2018-11-03 12:57 回答问题

生Latch up 的具体原因 1. 芯片一开始工作时VDD变化导致nwell和P substrate间寄生电容中产生足够的电流,当VDD变化率大到一定地步,将会引起Latch up。 2. 当I/O的信号变化超出VDD-GND(VSS)的范围时,有大电流在芯片中产生,也会导致SCR的触发。 3. ESD静电加压,可能会从保护电路中引入少量带电载子到well或substrate中,也会引起SCR的触发。 4.当很多的驱动器同时动作,负载过大使power和gnd突然变化,也有可能打开SCR的一个BJT

2018-10-22 21:50 回答问题

High-k一般指的是gate dielectric部分,也就是常说的栅氧化层或者栅介质层。gate first 与 gate last指的是metal gate (金属栅)的制造顺序。就现在的工艺而言,high-k gate dielectric都是和metal gate一起使用的。 gate first是和传统poly-silicon gate的工艺顺序类似,直接把poly-silicon gate替换为metal;按照正常的工艺流程,其后需要就行源漏离子注入,并进行高温退火以激活掺杂并修复缺陷。由于这