半导体问答网

半导体或芯片的90nm、65nm 、0.25um、0.18um、工艺指的是什么?

   半导体或芯片的90nm、65nm 、0.25um、0.18um等是IC工艺先进水平的主要指标。这些数字表示制作半导体或芯片的技术节点(technologynode),也称作工艺节点。IC生产工艺可达到的最小导线宽度,...

   半导体或芯片的90nm、65nm 、0.25um、0.18um等是IC工艺先进水平的主要指标。这些数字表示制作半导体或芯片的技术节点(technologynode),也称作工艺节点。IC生产工艺可达到的最小导线宽度,实际物理意义有“半节距”、“物理栅长”、“制程线宽”等。线宽越小, 集成的元件就越多,在同一面积上就可以集成更多电路单元,同时功耗也越低。但是随着线宽缩小,需要的工艺设备越来越复杂,设计难度也增加,相应增加了成本,这方面需要综合考虑。

    半导体业界通常使用“半节距”、“物理栅长(MOS管栅极的长度)”和“结深”等参数来描述芯片的集成度,这些参数越小,芯片的集成度越高。举个例子,某种芯片采用90nm工艺,其中半节距为90nm,而晶体管的物理栅长为37nm。半节距(half-pitch),是指芯片内部互联线间距离的一半,也即光刻间距的一半。由于历年来每一个新的技术节点总是用于制造DRAM芯片,因此最新的技术节点往往是指DRAM的半节距。另外,在技术文章中还有两种与“半节距”意义相近的表达方式,就是“线宽”、“线距”和“特征尺寸”,如果线宽等于线距,则半节距就等于线宽、线距,它们不过是对同一个数据的不同表达。

    一旦到纳米级的时候由于芯片功耗的不断增加,互连线上的电流密度也越来越大,有可能造成了细线上的电迁移现象。在芯片制造过程中晶体管的栅极聚集的电荷可能会使栅击穿即产生天线效应。互连线间的耦合电容的存在会导致一条线上的信号跳变时引起另一条线的信号稳定性,即发生串扰现象。

    下面我们来了解一下0.35um的工艺和0.18um的工艺区别,其工艺区别主要在前端。比较如下:

工艺尺寸

隔离方式

SAB

GATE生长

金属层

电容

gate

0.18um

STI

CO

不用DOPE

5M以上

PIP

长掺杂poly

0.35um

local

TI

用DOPE

2P3/2P4M

MIM

不长poly

0.18用了STI,0.35的话可以用local的方法进行隔离;

0.18用CO做SAB,0.35的是用的TI;

0.18的GATE生长是不用DOPE的,在后续S/D的时候一起打了,0.35的话是DOPE的;

然后0.18的金属层要比0.35的多一些.一般看到0.35的都是2P3或者2P4M的,0.18的话一般都是5M以上了,还有就是0.35多用PIP做电容,0.18的话多用MIM做电容。

0.18gate下长一层没有参杂的poly,再注入杂质,这样可以精确的控制poly的电性参数。0.35gate直接长参杂的poly,因为0.35对poly的电性参数的要求不是很高。

 

关于中芯国际0.18um工艺的问题

 

1.中芯国际公司的SMIC 0.18um工艺,上面明白写着有5V的工艺,而为什么在我这个库里面没有5V的管子,因为我这个是logic signal的库吗,还有一个Mix-signal库吗?
答:0.18um logic/mix-signal baseline 的工艺為1.8V/3.3V 
     在baseline 的工艺有 5V tolerance 的 ESD I/O 
    另外有 0.18um Logic 1P6M(1P5M,1P4M) Salicide 1.8V/5V or  1.8V/5.5V Ultra Low Leakage (ULL) process   及 1.8V/5.5V/32V High-Voltage LDMOS process


2.在工艺中有native NMOS和Medium NMOS,看了这么模型和正常MOS管如n18的参数进行比较,主要区别在于阈值电压的不同,能提供一些native NMOS和Medium NMOS的应用情况吗?

Native device 及 Medium device 會用在 low-volage 或 low-power 電路
    其中Native device 不需要額外的 Mask, 而 Medium device 則需要額外的 Mask.

3.管子的工作电压问题!比如3.3V IO PMOS MODEL中的管子长期正常工作电压在是要保证源漏、栅源、漏衬等各个两端电压不超过3.3的10%左右,请问这个在哪儿可以查到,只有去问 foundry了吗?这些电压的大小与工艺的什么有关,是不是工艺定了,对于一个特定的管子3.3V IO PMOS MODEL就不能改变这些了。管子的齐纳击穿电压和雪崩击穿电压又怎么查?我记得这个是用软件可以测出来,不过foundry也应该给这个数据,对吗?

3. 3V IO MOS 的規格, 可以參考 foundry 給 ESD IO datasheet 或 foundry 工廠的 reliability report.

你可能感兴趣的文章

相关问题

0 条评论

请先 登录 后评论
不写代码的码农
icbee

半导体制程整合工程师

1 篇文章

作家榜 »

  1. admin 11 文章
  2. 周波 8 文章
  3. Fab10年 5 文章
  4. icbee 1 文章
  5. 芯苑信息 1 文章
  6. deric7225 0 文章
  7. lisa 0 文章
  8. 123 0 文章